emacs verilog-mode/*AUTOARG*/module の 入出力引数 を自動化する。 verilog って、 module 宣言の ( ) の中と 入出力宣言文 に同じ 信号名 を書き並べなければならないのですが、これって面倒臭いし、たまに片方の信号が足りていなかったり間違っていたりするとコンパイルエラーになって、イライラしてしまいます。 どっちか、片方だけ書いとくから、後は上手くやってよ。 とうことで、自動化されました。下のように、キーワード キーワードは、組み込む場所が間違っていると 正しく動いてくれないので、間違いのないように入れてください。 これで、自動コマンドとして、 emacs のコマンドは ctrlキー 動くのですが、覚えるのが大変だという場合は、下のようにプルダウンメニューがあるので使ってみてください。 キーワードをそのままにしておけば、入出力宣言を増やしたり減らしたりした時に 再び オンラインブートキャンプ無料説明会 |
自己紹介 50才になる半導体エンジニアです。大学で電子電気工学を学び、1990年にその分野のまま就職。ASICやマイコンの設計を長く続けてきましたが20年も同じ分野にいると業態も衰退したり変化するもので退職し、今は外資のIT系会社に再就職して設計請負業をやっております。 お問い合わせは nakata.xianzhi@outlook.com Linux と 小ネタ デジタル回路設計 海外駐在後記
|